當摩爾定律逼近物理極限，半導體產業迎來新的破局方向 ——“韜（τ）定律”。5月25日，中國在全球半導體領域首次提出指導產業發展的新原則——華為正式發表“韜（τ）定律”，提出以“時間縮微”替代“幾何縮微”，通過邏輯摺叠等創新技術，實現半導體與電子系統的持續演進。并且，華為以量產的381款芯片，證明了該定律的可行性、有效性以及商業前景。

該體系以系統性降低時間常數τ為目標，旨在驅動各層級性能、能效、晶體管密度的持續提升。在器件層面，通過優化晶體管和互連電阻及寄生電容，從物理底層最大限度縮微器件級時間常數τ；在電路層面，通過邏輯折疊技術突破傳統平面布局的物理邊界，顯著縮短關鍵路徑的走線長度並有效降低信號傳播的電阻和電容負載，實現晶體管密度和電路性能大幅提升；在芯片層面，通過「軟件、架構、芯片」的全棧軟硬芯協同設計，基於實際工作負載實現指令流和數據流的細粒度控制，提高系統級並行度和效率，大幅降低端到端執行時間；在系統層面，定義靈衢總線，重構計算系統互聯協議，實現超節點的統一內存編址和原生內存語義，大幅降低系統通信時延。

华为正能量