【华为何庭波发布V2版“韬定律”论文 机构称先进封装、EDA工具链方向或迎最大增量机遇】根据中国科学院科技论文预发布平台ChinaXiv最新公示论文，华为半导体负责人何庭波于7月3日发布《面向多层级电子系统的时间缩微理论》（业内也称“韬定律”）V2版本。相比较5月25日发布的V1版本，新版论文在原有理论框架基础上，补充了大量工程落地细节、实测量化数据与产品演进路线，进一步完善了以时间常数τ为核心的后摩尔时代缩放理论体系。截至7月5日22：00，该论文点击量已超27万次，下载量超5.5万次，可见业界对“韬定律”的关注。

交银国际证券研报指出，逻辑折叠（LogicFolding）是韬定律的核心工程实践。它将关键路径上的门电路分布到垂直堆叠的有源层中，通过超细间距混合键合实现门级三维互连。我们认为，先进封装是逻辑折叠落地的工艺底座，而EDA工具链是逻辑折叠的最大增量机遇。机构预测，PCB（印制电路板）环节有望受益于韬定律演进。财信证券称，“韬（τ）定律”的演进有望进一步推动PCB产业高端化发展，强化高密度互联趋势，加快VPD（垂直供电）、埋嵌等技术的落地节奏，提高PCB产品附加值和产业竞争壁垒。