公众号记得加星标⭐️，第一时间看推送不会错过。
在 ECTC26 上，英特尔展示了其EMIB-T 先进封装解决方案的各种应用案例，该技术有望成为业界的宠儿。
EMIB-T（先进封装解决方案）将成为英特尔在数据领域取得的最大胜利，因为行业正面临现有封装技术的短缺和局限性。
先进封装解决方案时代已经全面到来，只有少数几家公司具备制造下一代芯片所需的技术专长和精度，这些芯片将为人工智能、高性能计算和客户端领域提供动力。
在 IEEE 2026 (ECTC) 大会上，英特尔全面展示了其下一代封装和基板解决方案。我们已经看到英特尔凭借其 EMIB 先进封装解决方案吸引了众多客户，例如TeraFab、谷歌和英伟达，但 EMIB-T在制造业领域的影响远不止于此。
EMIB 的根本目标很简单：提供一种高速且经济高效的互连技术，将多个芯片连接在一起。
与台积电的CoWoS封装方案相比，EMIB展现出诸多优势，能够构建更灵活、更强大的计算架构，而无需担心成本和功耗。此外，EMIB作为硅芯片，尺寸也远小于现有封装技术，从而降低了芯片制造的风险。
英特尔晶圆代工的嵌入式多芯片互连桥接硅通孔（EMIB-T）技术[1]为芯片组提供了一种可扩展的异构集成解决方案，因为它能够将 2.5D 集成的细间距互连密度与基于硅通孔架构的垂直扩展优势相结合。
本文将介绍EMIB-T技术的扩展，特别是将第一层互连（FLI）凸点间距缩小至25微米，并将封装尺寸扩展至大于120毫米×120毫米，从而在单个封装上容纳超过9倍光刻阵列的计算和存储硅芯片。我们将阐述该技术扩展所带来的带宽密度，并证明EMIB-T的电气特性能够实现可靠的高速信号传输，HBM4e的传输速率可超过12 Gb/s。最后，我们将分享EMIB-T未来功能和特性的发展路线图，这将使架构师和设计人员能够在单个封装上构建完整的系统，以满足未来高性能计算/人工智能的需求。
在本次活动中，英特尔及其合作伙伴展示了一系列EMIB-T先进封装技术，其中包括以下几项：
在扇出型嵌入式桥接平台中实现SRAM芯片的3D集成，从而实现低功耗读/写
利用先进封装技术将大型系统分解成芯片组，为持续扩展最先进的计算机系统提供了一条新的途径。在存储系统领域，扩展采用分解式存储芯片组的系统的存储容量，需要一个具有高带宽连接和低功耗的芯片组集成平台。有机扇出型先进封装技术，例如扇出型嵌入式桥接器，可用于获得宽互连平面，从而实现存储芯片组的三维集成。
在会上，他们展示了一种将SRAM芯片嵌入扇出型嵌入式桥高级封装中的3D垂直集成方案，在50:50的读写工作负载下，实现了265 GB/s/mm²的带宽和低于0.24 pJ/bit的功耗。该嵌入式存储芯片通过间距为25 µm的密集微凸点互连矩阵与顶层SoC芯片互连。对数据通路进行电学分析表明，芯片间互连功耗占总功耗的15%以下，而芯片内数据传输功耗占总功耗的30%。
在较低频率下，每比特能耗可以进一步降低，达到 0.15 pJ/bit，总读/写带宽为 166 GB/s/mm2。这一结果证明了在有机封装的嵌入式芯片中实现存储功能的可行性，并为系统集成提供了额外的设计方向，同时满足了现代系统对高带宽和低功耗的要求。
在会上，他们还介绍了一种新一代先进封装解决方案——嵌入式多芯片互连桥接器（EMIB-T），该方案采用硅通孔技术，旨在满足尖端HBM4E接口严苛的带宽和供电要求。EMIB-T架构融合了大量的金属层、先进的布线功能和集成的供电特性。
宽带电学测量和建模相关性验证了该技术卓越的信号和功率传输性能。我们进一步展示了HBM4E与EMIB-T集成时的信号完整性和功率完整性优化，证实了12+ Gb/s运行的可行性，从而确立了EMIB-T作为一种经济高效且可扩展的先进封装解决方案，适用于带有HBM4E存储堆叠的超大芯片复合体。
过去几年人工智能的蓬勃发展增加了对计算能力的需求，导致每个封装需要更大的硅片容量。此外，高带宽内存 (HBM)、网络和其他 I/O 模块的集成也需要采用先进的封装技术进行异构集成。英特尔的嵌入式多芯片互连桥 (EMIB) 技术，即采用硅通孔 (TSV) 的 EMIB-T，提供了一种高带宽的芯片间和芯片-内存集成解决方案，具有低功耗的特点，并可扩展至超大尺寸 (HLFF) 封装（240 x 240 毫米）。本文将介绍设计 HLFF 封装尺寸时需要考虑的架构因素。
本文提出了两种封装结构，分别集成了专用集成电路 (ASIC)、HBM 和 I/O 芯片。文中描述了基于 EMIB-T 的两种封装结构的架构和 IP 设计考虑因素。随后，阐述了高速 I/O (HSIO) 设计考虑因素，以满足 ASIC-ASIC 通信、芯片-HBM 带宽、448G 串行器/解串器 (SerDes) 数据速率以及封装外通信等必要性能要求。文中还描述了满足所需电源完整性 (PI) 的供电解决方案，包括封装内电源噪声解耦方案和电压调节器选项。利用良率模型来阐述冗余解决方案，并展示了面向良率的设计方法。此外，还提出了热设计和热机械设计考虑因素，以缓解翘曲带来的挑战。最后，展望了 HLFF 和 AI 封装的未来发展方向。
高性能计算和人工智能工作负载推动了对大量计算、存储和I/O芯片异构集成的需求，而这种集成需要通过先进的封装技术来实现，导致封装上的芯片总面积和封装尺寸都显著增长[1]-[3]。这给封装级封装带来了日益严峻的挑战，包括长流程、空隙、禁区和封装可靠性等问题。本文将首先探讨超大型芯片复合体封装所面临的挑战。
我们将阐述包括2.5D和3D封装在内的不同先进封装架构所面临的独特挑战。我们将分享材料配方、设备和工艺开发方面的创新解决方案，以克服这些挑战，并通过多个案例研究展示无空隙工艺，包括：(1) 基于EMIB的5倍光罩芯片面积，(2) 基于EMIB的10倍以上光罩芯片面积，以及 (3) 基于Foveros的4倍以上光罩芯片面积。这些解决方案为各种封装架构提供了灵活性，最终的技术选择可根据封装设计、产能、成本和可靠性要求来确定。最后，我们将分享未来发展路线图的挑战，并重点介绍技术发展的方向。
EMIB-M 和 EMIB-T 的主要区别
目前，EMIB技术主要有两种：EMIB-M和EMIB-T。EMIB-M桥接电路的设计旨在提高效率，其硅桥接电路中采用MIM电容，通过最大程度地降低噪声来增强功率传输和电路完整性。虽然MIM电容的成本略高于金属-氧化物-金属（MOM）电容，但它具有更高的稳定性和更低的漏电。
EMIB-M 的构建过程涉及通过芯片组创建高密度 3D 结构。这些芯片组通过 EMIB-M 桥接器连接，该桥接器提供高带宽互连。芯片组的电源绕过桥接器传输。
嵌入式多芯片互连桥 2.5D。
一种高效、经济的多个复杂模具连接方式。
2.5D 逻辑-逻辑和逻辑-高带宽存储器 (HBM) 封装。
EMIB-M 在桥式电路中采用 MIM 电容。EMIB-T 在桥式电路中增加了 TSV 封装。
封装基板中嵌入硅桥，用于岸线到岸线的连接。
EMIB-T 可以简化其他封装设计中的 IP 集成。
简化供应链和组装流程。
生产已验证：自 2017 年以来，已采用英特尔和外部芯片进行大规模生产。
EMIB-T 改变了电源布线方式，通过集成 TSV 技术实现了更高的密度扩展。与 EMIB-M 不同，EMIB-T 中的电源可以直接通过 EMIB 桥接器布线，而无需绕过桥接器。EMIB-T 的设计旨在满足高性能 AI 芯片的需求。
目前，EMIB-T 芯片的扩展能力已达到光罩尺寸的 8 倍以上，封装尺寸为 120x120，可容纳 12 个 HBM 芯片、4 个高密度芯片组以及超过 20 个 EMIB-T 连接。到 2028 年，英特尔计划将扩展能力提升至光罩尺寸的 12 倍以上，封装尺寸超过 120x180，可容纳超过 24 个 HBM 芯片和超过 38 个 EMIB-T 桥接器。
作为对比，台积电预计到2028年将实现14倍光刻技术，最多可集成20个HBM封装。该公司还拥有用于超大型先进封装芯片的SoW（晶圆系统）封装，但其成本远高于CoWoS。
EMIB 的一个关键优势在于它与 IP 和工艺节点无关，因此您可以容纳基于各种 IP 和各种第三方或内部工艺节点的多个芯片，从而制造出专为带宽、电源完整性和规模而设计的芯片。
（来源 ：编译自wccftech ）
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
END
今天是《半导体行业观察》为您分享的第4464内容，欢迎关注。
★
★
★
★
★
★
★
★
加星标⭐️第一时间看推送
求分享
求推荐
